

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03001538 A

(43) Date of publication of application: 08.01.91

(51) Int. CI

H01L 21/3205 H01L 21/90

(21) Application number: 01135009

(22) Date of filing: 29.05.89

(71) Applicant:

SONY CORP

(72) Inventor:

OTSU KOJI

MIZUMURA AKIRA

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To avoid peeling-off of conductive materials, avoid a leakage defect caused by a mechanical stress given at the time of wire bonding and improve the reliability of a semiconductor device by a method wherein the conductive materials are buried in contact holes provided in the interlayer insulating films of a multilayer interconnection to form an electrode having a multilayer interconnection structure.

CONSTITUTION: Conductive materials 15A, 15B and 15C are buried in contact holes 5A, 7A and 9A formed in the interlayer insulating films 5, 7 and 9 and the positions of the conductive materials 15A, 15B and 15C are mutually shifted between upper and lower layers to form an electrode 13 having a multilayer interconnection structure. If a bonding wire is bonded to the electrode 13, a stress applied to the conductive materials 15B and 15C is relieved by foundation wiring layers 6 and 8, so that short-circuit failures between the electrode 13 and a semiconductor substrate 1 caused by the breakdown of a foundation insulating film 2 can be suppressed. As a result, a leakage defect can be avoided and, at the same time, peeling off of the conductive materials 15A, 15B

and 15C can be also avoided.

COPYRIGHT: (C)1991, JPO& Japio



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-001538

(43) Date of publication of application: 08.01.1991

(51)Int.CI.

H01L 21/3205 H01L 21/90

(21)Application number: 01-135009

(71)Applicant: SONY CORP

(22)Date of filing:

29.05.1989

(72)Inventor: OTSU KOJI


MIZUMURA AKIRA

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To avoid peeling-off of conductive materials, avoid a leakage defect caused by a mechanical stress given at the time of wire bonding and improve the reliability of a semiconductor device by a method wherein the conductive materials are buried in contact holes provided in the interlayer insulating films of a multilayer interconnection to form an electrode having a multilayer interconnection structure.

CONSTITUTION: Conductive materials 15A, 15B and 15C are buried in contact holes 5A, 7A and 9A formed in the interlayer insulating films 5, 7 and 9 and the positions of the conductive materials 15A, 15B and 15C are mutually shifted between upper and lower layers to form an electrode 13 having a multilayer interconnection structure. If a bonding wire is bonded to the electrode 13, a stress applied to the conductive materials 15B and 15C is relieved by foundation wiring layers 6 and 8, so that short-circuit failures between the electrode 13 and a semiconductor substrate 1 caused by the breakdown



of a foundation insulating film 2 can be suppressed. As a result, a leakage defect can be avoided and, at the same time, peeling off of the conductive materials 15A, 15B and 15C can be also avoided.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本图特許庁(JP)

10 特許出顧公開

◎ 公開特許公報(A) 平

平3-1538

@Int. Cl. *

稳别記号

庁内整理番号

每公開 平成3年(1991)1月8日

H 01 L 21/320

21/3203 21/90 A 6810-5F

H 01 L 21/88

K

審査請求 未請求 請求項の数 [

(全5頁)

❷発明の名称 半導体袋置

②特 頭 平1-135009

⑫出 顋 平1(1989)5月29日

华 二 果

東京都品川区北島川 8 丁目 7 番35号 東京都岛川区北岛川 8 丁目 7 番35号

ソニー株式会社内 ソニー株式会社内

の出 顧 人 ソニー株式会社

草京都品川区北品川6丁目7番35号

四代 理 人 弁理士 松限 秀整

杨

発明の名称

华基体装置

特許請求の範囲

多階態級構造の健極を有する半路体設置において、

多類配級の層面絶縁膜に形成した接続孔内に勇 質材料が類め込まれ、

禁機め込まれた導電材料の位置が上下層ですれるようにした多層配線構造の電極を有して成る準導体装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、多層配線構造の電磁を背する単導体 装置に関する。

(発明の概要)

本発明は、多度配線構造の電機を有する半導体 接置において、多度配線の層間絶縁膜に設けた液 銃孔内に準電材料を埋め込み、この埋め込まれた 事電材料の位置を上下層でずれるようにして多層 配線接追の電極を構成することにより、 算電材料 の割がれ不良を防止すると共に、 ワイヤーボンディング時の機械的ストレスによるリーク不良を防 止し、この種の単導体装置の路信頼性の向上を図 るようにしたものである。

(従来の技術)

イド配換のがポンディングパッド部項に延長され ている。ボンディングパッド部(4)では第1層間段 禄蹊(5)。第1日AL配線と同時形成の第1AL配 経度(G)、第2層間絶経膜(7)、第2層A&配線と同 時形成の第2A & 緊線層(8),第3層間絶縁線(9)及 び第3階Aと配板と同時形成の第3Ae配線層(10) が網次積厚され、第1層間路経験間に膨成した後 校孔(SA)内に例えばタングステン又はモリフテン 等の基電体(11)を理め込んでポリサイド配線(3)と 第1AL配帳層(6)とが接続されると共に、第2層 同絶縁膜(7)及び第3種間絶縁膜側に夫々互に対応 するように形成した複数の接続孔(74)及び(94)に 同様の導電体(11)を増め込んで第1A2配線階(6)。 第2A2配線層的及び第3A2配線層(10)の相互 間が接続されて取る。(12)はメーバーコード膜で \$6.

[発明が解決しようとする課題]

ところで、上派の接続孔(5A)(7A)及び(9A)に週 め込まれたタングステンやモリブデン等の遊台伝

民が起き島くなる不都会があった。

本発明は、上述の点に握み、リーク不奥がなく 見つ接続孔に握め込まれた導電体の調がれが坐じ にくい信頼性の高い必然配換構造の電極を有する 単雄体製器を提供するものである。

(課題を解決するための手段)

本売明は、多層配線構造の電접を有する学導体 装置において、多層配線の適間能経数(5/0)(0)に彩 成した嵌枝孔(5A)(7A)(9A)内に異質材料(15A)(15B) (15C) を領め込むと共に、この遅端材料(15A)(15B) (15C) の位置を互に即ち上下照ですれるようにして多層配線構造の電極(13)を構成する。

(作用)

上述の多層配線構造の電極(18)によれば層間線 経取円(7)回の接続孔(54)(74)(94)に埋め込まれた 連貫材料(154)(158)(15C)が上下層で互にずれた 位置に配されているので、この電腦(12)にワイヤ ボンディングを行ったときに、特に導電材料(156)

(11)は、配報暦(G(B)(16)を構成するA 2 系金属と の熱態最保数等の釜によって100gm平方以上の大 面積になると剝がれ易くなるので、数十mm円方 以下に接続孔(54)(74)及び(94)を小さくする必要 がある。一方、高密度化に伴って待にゲートアレ イヤスタンダードセルでは、ボンディングパッド 部の筋密度化によりポンティングパッド部側の面 額が今迄の1/2~1/5 (例えば180 u n平方か ら80 ua平方)に小さくなり、必然的に1米当り。 のポンディングストレス (圧力) 密度が高くなる 併向になってきている。さらに、接続孔(54).(7A) 及び(94)に埋め込まれたタングステン。モリブテ ン等の專案体(11)がAk配線層(6/8)及び(10)に比 べて非常に硬度が高いために、このポンテンィグ パッドBBDに例えばAs線券のワイヤボンディン グを行ったときに下地の絶縁膜(5)(3)を破壊して挙 板側とシャート不良が起り易くなっていた。従っ て、接続孔(54)(74)(94)の大きさを望まれる数十 μα平方以下に小さくすると導電体(11)は剝がれ にくくなるが、逆にショート不良從ってリーク不

(15C) に加わるストレス (圧力) が下地の配線層(間及び間により提和され、下地の絶縁膜(2)を破壊して辛雄保基板(1)とショート不良を起す事故が低減する。 従ってリーク不思が防止される。

さた、ワイヤボンデンィグ時のストレスが緩和 されることから、連環材料(154)(158)(15c) を拠 め込む接続孔(54)(74)(94)の大きさもより小さく することが可能となり、運電材料(154)(158)(15c) の例がれる防止することができる。

〔突旋砌〕

以下、図面を参照して木発明による半導体装置 の実施調を説明する。

第1個及び第2回は、木発明の一例を示すもので、回はLSIの多層配線構造をなすポンティングパッド回を示す。同回において、(I)は第1課間形例えばP形のシリコン基級、(2)は番級(I)上に形成しれたSig.等の路経膜、(3)はLSI内部への接続に供される例えば多結品シリコンと高融点金属シリサイドからなる出リサイド配線。(13)は太例

に係る多層配線構造のダンディングパッド部を示す。

木例のポンデン』グパッド部(13)は、絶縁膜② 上にポリサイド配線切と同時形成のポリサイド配 線照(14),第1層間絕緣膜(5)、第1層A 《配線と 同号形成 C 第 1 A 2 配收5 66、第 2 后間络绿膜(1)。 第2暦A2配線と同時形成の第2A2配線題(6)。 第3層間絶縁膜側及び第3層A2院線と同時形成 の第3 A 4 配線層(10)を順次積層し、第1 層間絶 暴限(5)に尼成した接続孔(5A)内に例えばタングス テンスはモリブデン等の導電体(15A) を提め込ん でポリサイド配線図と第1A8配線層(5)とを接続 すると共に、第2層間絶縁膜切に形成した複数の 後航孔(74)に阿傑の導電体(158) を堪め込んで第 1 A & 配線層(6)と第 2 A & 配線層(8)を接続し、さ らに第3層間抱縁膜(B)に形皮した複数の後統孔(9a) に関模の基理体(15C) を複め込んで第2Ag配線 履例と第3AL配額層(10)を接続して成る。この 場合、図示のように各接統乳(5A)(74)及び(9A)は 直接に重ならないように互にずらして形成し、各

福電体(154)(158)及び(15C) が上下局で互に置な らないようになす。各接続孔(54)(7A)及び(9A)の 固領は十数 μ μ 平方以下とする。また、ポンデン イグパッド部(13)の位置に対応する番級(1)の表面 には、基板(1)と反対温電形、未例ではN形の島額 域(16)を形成する。(12)はオーバーコート額である。

かかる構成のLSI、即ちそのボンデンィグバッド部(13)によれば、各様級孔(54)(74)及び(94)に関め込む各導理体(154)(153)及び(16c)が互に関ならないようだ千為配置されているので、例えばAu線等によるワイヤボンディングを行ったときに、変質である器理体(158)及び(15c)にストレスがかかるも、夫々下値の第2Aを配線階(3)及び第1Aを配線環(6)がストレスバッファ暦として使用し、層間絶線膜(5)及び絶線膜(2)を破損して基でに、下地にボリサイド配線層(14)が配されているので、このボリサイド配線層(14)がストレスバッファ層として作用し、異定絶縁膜(2)の破損を回

避することができる。したがってワイヤボンディング時のストレスによるリーク不良の発生を低端することができる。また、ワイヤボンディング的の絶縁膜辺の破損を防止することができるので、 接続孔(5A)(7A)及び(SA)の大きさを十数リロ以下 とすることができ、季電体(15A)(15B)及び(15C) の剝がれを防止することができる。

第3図は本発明の他の実施例を示す。本例は第2Aを配線暦間と一体の第2Aを配線でしる1内 個への接続を行うようにし、第3層間絶縁膜側に 形成した十枚2m平方以下の配積の複数の接続孔 (94)に導電体(15C) を埋め込んで第3Aを配線配(10)と第2Aを配線層側を接続し、他は第1図と同様の構成としてボンディングパッド部(17)を構成する。

かかる構成のポンディングパッド部(17)によれば、第1 A L 配線器(0及びポリサイド配銀層(14) がストレスパッファ暦として作用するので、ワイヤボンディング時のストレスによる層間絶縁限(7) 個及び絶縁限(3) の破損及びその結果生じるリーク不良をさらに低増することができる。尚、第3 図の例ではポリサイド配線層(14) を省略して銀し A L 配線層(0のみとしても良い。

又、第1図の例においては、単電体(158)と(15C) は豆に重ならないように配置したが、豆に一部立 なるも位置的にはずれているように配置すること も可能であり、この場合にもワイヤボンディング 時のストレスを扱和することができる。

(発明の効果)

特別平3-1538(4)

本発明の半導体製匠によれば、その多層型級の 層間鉛級額に形成した特殊孔内に導電材料を選め 込んではる多質配線構造の電磁において、理め込た された導電材料を上下層でずれるように配と、 がかかる電板ですることができる。 かかかる電板和することができる。 クケークを振っていたができる。 の大いたができる。 の大いたのではなができる。 では、かかないできる。 の大いたができる。 では、かかないできる。 の大いたができる。 では、かかないできる。 では、かかないできる。 では、かかないできる。 では、かかないできる。 では、 ができる。 では、 がいたができる。 できる。 のために、 がいたができる。 のためいできる。 できる。 のためいできる。 のためいである。 やいでものである。 ものである。 ものである。 ものである。 ものである。 ものである。 ものである。

(1) は半導体券板、(2) は路経験、(3) はポリサイド 配線、(5)(7)(9) は層間格縁限、(6)(8)(10) は人 2 配線 層、(14) はポリサイド配線層、(15) は島頃域、 (4)(13)(17) はポンディングパッド部である。


図面の簡単な説明


第1回は本発明の半導体技量の一例を示すポンディングパッド部の財団圏、第2回はその平面圏、第3回は本発明の半導体装置の他の例を示すポンディングパッド部の財団圏、第4回は従来の半導体装置の例を示すポンティングパッド部の斯団団である。

代 蔥 人 松 閱 秀 盏


ルーボンガンブパッド部 14…ボリテク配料を 15…島 無延

5… 不可可付配牌 A(8.6)…从欧特度 153.156.156……以恰等5净要添






特周平3-1538(5)



本 発明の地の例でますポンテンケバッ)部の前面回 第 3 図





製売の手導体製造のボンジングパット部の針面 巴第 4 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.